最后一場技術(shù)研討會，我們終于next level了！

在走過北京、深圳、西安三地之后，2024年芯華章驗證技術(shù)巡回研討會來到上海站。這場由于有芯耀輝和芯測，我們上午議程非常豐富。

在此鄭重感謝壁仞科技、燧原科技、小鵬汽車、大疆、芯馳科技等幾十家芯片設(shè)計和系統(tǒng)公司的驗證工程師，你們每一個人如約出現(xiàn)，都為研討會按時開始添磚加瓦。

雖然這已經(jīng)是第三年舉辦線下研討會，但其實我們還在不斷研究大家填寫的反饋問卷，試圖從中找到下一個next level的線索——比如今年，我們扛上自己的網(wǎng)絡(luò)和幾十臺電腦進行巡回，就是希望給大家?guī)砀禹槙车纳蠙C體驗。

立足用戶需求，打造國產(chǎn)生態(tài)，我們這次還帶來了與啄木鳥半導(dǎo)體、芯耀輝、芯測等合作伙伴的聯(lián)合解決方案。

IP和EDA也都是集成電路產(chǎn)業(yè)的關(guān)鍵技術(shù)，是設(shè)計和制造芯片不可或缺的基礎(chǔ)構(gòu)建單元。一直以來，由于技術(shù)壁壘和商業(yè)壁壘較高，兩者都是國產(chǎn)創(chuàng)新力量的薄弱環(huán)節(jié)。

現(xiàn)在，芯耀輝采用芯華章的仿真器產(chǎn)品GalaxSim進行IP仿真驗證，實現(xiàn)了國產(chǎn)IP和國產(chǎn)仿真器驗證的緊密結(jié)合。

基于芯華章統(tǒng)一EDA數(shù)據(jù)庫，芯耀輝借助芯華章Fusion Debug等調(diào)試工具的聯(lián)合使用，實現(xiàn)了獨特的CPU Debug軟硬件代碼聯(lián)合調(diào)試，以及基于Precise Trace的精準(zhǔn)時域信號追蹤等IP分析手段，極大地提升了IP調(diào)試和驗證的效率和準(zhǔn)確性，為高性能芯片設(shè)計領(lǐng)域注入了新的創(chuàng)新動力。

IP+EDA的組合，如果看作是橫向上打通芯片設(shè)計的全技術(shù)流程，那與芯測的合作則是為了在縱向上進一步提升芯片良率，其內(nèi)存測試與修復(fù)解決方案在測試環(huán)節(jié)為芯片設(shè)計公司提供專業(yè)支持。芯測與芯華章數(shù)字驗證全流程工具的聯(lián)合，將從驗證到測試，一起構(gòu)建起芯片全生命周期管理的重要保障。謝謝每一位耐心看到這里的朋友，我們會認真對待每一份反饋，希望下一次見面的時候，能比這次又更扎實、到位一點！